Quick Links

ISS Packaging Workshop: 2013

Thanks to:

LM2, C2MI, ISS and NanoQuebec

Présentent:

L’Atelier scientifique sur les composants et microsystèmes: évolution des techniques de packaging et d’interconnexion

Le Mercredi 30 Janvier 2013

Au Centre de Collaboration MiQro Innovation (C2MI), 45 boulevard de l'Aéroport, Bromont (Québec) CANADA J2L 1S8

Intervenants:

G Poupon Image

Gilles Poupon

Conseiller scientifique / Scientific Advisor

DCOS 

H Moriceau Image

Hubert Moriceau

Surface and Interface Process Department

Silicon Technologies Division

Composants et Microsystèmes: évolution des techniques de packaging et d’interconnexion

Gilles Poupon (CEA LETI Minatec)

L’exposé débutera par une présentation des activités du CEA LETI Minatec basé à  Grenoble en France.L’assemblage et le packaging sont les étapes de fabrication qui interviennent en fin de procédé pour transformer les composants électroniques ou les microsystèmes en produits fonctionnels avant leur utilisation finale. Quel que soit le domaine d’application, l’encapsulation (packaging) constitue donc l’ultime protection permettant au composant d’évoluer et de communiquer dans un environnement qui lui est favorable.La miniaturisation, l’augmentation du niveau des performances, la rapidité de fonctionnement et la diminution des coûts sont souvent désignées comme étant les principales tendances des nouveaux produits. Cependant, en fonction du niveau d’intégration, des conditions de fonctionnement ou des contraintes technologiques, la réalisation et le packaging des microsystèmes montrent aujourd’hui différentes évolutions parfois contradictoires mais qui doivent coexister. Après avoir présenté les enjeux des microsystèmes et les principales contraintes qui leur sont associées, l’objectif de ce séminaire est d’exposer les principales évolutions dans le domaine de l’encapsulation et de l’interconnexion des microsystèmes et des composants électroniques. Le panorama des différentes filières d’interconnexion sera présenté que ce soit au niveau des procédés individuels ou collectifs et mais aussi du dimensionnement des interconnexions (câblage filaire, flip chip, adhésifs, TSV, copper pillars, ….). Un focus sera consacré à la technique de collage direct (direct bonding). Ensuite, nous aborderons les techniques de packaging en tenant compte de l’évolution des produits, des nouvelles technologies mais aussi des contraintes économiques (taille du marché, coût des composants, …). Les différentes filières de packaging abordées couvriront l’approche individuelle ou collective (chip level, wafer level) et plusieurs niveaux d’intégration (du « System-on-chip » au « system in package » en passant par l’intégration 3D, les « interposers» et l’eWLB).

Point de vue sur des Collages Directs Avancés (ENGLISH FOLLOWS)

Hubert Moriceau (CEA LETI Silicon technologies)

Les procédés de collage direct sont de plus en plus attractifs pour réaliser des structures empilées. Un certain nombre de ces procédés sont déjà développés et utilisés depuis plusieurs années à l'échelle industrielle. Parmi les exemples les plus connus, on peut citer les structures de silicium sur isolant (SOI), empilées avec une étape de collage direct et fabriquées en grand volume de production. Des avancées récentes ont mené à l'apparition et au développement de structures collées appropriées pour de nouvelles applications par exemple en microélectronique, microtechnologies, capteurs, MEMs, dispositifs optiques, biotechnologies, intégration 3D …De façon générique, le collage direct consiste à induire un contact intime entre deux surfaces de plaques sans aucun apport d'adhésif entre ces surfaces. Les collages directs impliquant des surfaces de silicium ou d'oxyde de silicium ont été largement étudiés depuis plus de 20 ans. Les collages directs de surfaces hydrophiles ou hydrophobes sont souvent réalisés à température ambiante dans une salle blanche, après une préparation physique et/ou chimique des surfaces des plaques. Les préparations de surface sont effectivement nécessaires pour obtenir des surfaces lisses, propres et non contaminées. La prise en compte de contacts par aspérités adhésives à l'échelle du micromètre ou du nanomètre associés à des descriptions statistiques des surfaces a mené à l'apparition de modèles de collage plus élaborés. Pour augmenter les énergies de collage, par la formation de liaisons covalentes, des traitements thermiques à des températures élevées (par exemple 1000°C) ont été développés dans un premier temps. Pour prendre en compte les besoins de certaines applications, des procédés alternatifs de collage à basse température ont été développés permettant d'obtenir également des fortes énergies de collage. On citera par exemple divers traitements spécifiques de surface avant contact et/ou des collages sous atmosphères diverses. Ainsi, des activations de surface par plasma ou des polissages mécano-chimiques des surfaces avant contact méritent d'être pris en compte dans la mesure où ils ne nécessitent que des traitements thermiques de renforcement des collages à basse température (T < 500°C). Une analyse sur les mécanismes de collage direct, incluant des procédés de collage récents et des applications à des structures empilées, sera proposée avec un éclairage plus spécifique sur les collages de surfaces de silicium et/ou d'oxyde de silicium. Dans le cas d'applications à des collages d'autres matériaux, on montrera le besoin d'adapter les préparations de surfaces ou d'utiliser des couches d'oxyde de silicium comme couches intermédiaires de collage. De fait, beaucoup d'hetero-structures sont actuellement obtenues avec succès par le collage direct de plaques. Enfin on présentera des possibilités de compléter ces procédés de collage direct par des procédés d'amincissement, jusqu'à quelques quelques micromètres seulement, de l'une ou des deux plaques du collage selon l'application.

Advanced Direct Wafer Bonding

Hubert Moriceau (CEA LETI Silicon technologies)

Direct wafer bonding processes are more and more attractive to achieve stacking structures. Some processes have been already implemented in industrial applications for several years. One of the most well-known applications is the mass production of silicon on insulator (SOI) bonded structures. Recent advances have led to the emergence and the development of bonded structures suitable for new applications such as microelectronics, microtechnologies, sensors, MEMs, optical devices, biotechnologies, 3D-integration…In a generic approach, direct wafer bonding consists in contacting two wafer surfaces without any additional adhesive in between. Silicon or silicon oxide direct bonding has been widely studied for more than 20 years. Direct bonding of hydrophilic or hydrophobic surfaces is often performed at room temperature in a clean room, after physical and chemical preparation of wafer surfaces. Surface preparations are needed in order to obtain smooth and cleaned surfaces without contamination. Considering contacts by adhesive asperities at a micrometre or nanometre scale have led to the emergence of bonding models associated to statistical descriptions of surfaces.In order to increase bonding energies through formation of covalent bonds, high temperature thermal anneals (e.g. 1000°C) have been first proposed. Taking into account the needs of diverse applications, alternative low temperature wafer bonding processes were also developed which allow the reach comparable strong bonding energies from the low temperature. Typically such processes may include various pre-bonding surface treatments and/or diverse atmospheres for bonding. For instance, surface plasma activations or chemical mechanical polishing before surface contacting deserve to be taken into account as far as they require only low-temperature thermal treatments for strengthening of the bonding (T < 500°C). An overview on mechanisms of direct bonding, mainly focused on silicon or silicon oxide bonding, including recent process developments and structure achievements will be presented. When applied to other materials, either the surface preparation has to be tuned or the surfaces can be capped by bonding layers (e.g. silicon or silicon oxide layers). Nowadays, many hetero-structures are successfully obtained by direct wafer bonding, in which, besides, at least one wafer can be thinned down to a few micrometers depending on applications.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Links

The ISS Training Program is funded in part by Funded in part by the National Science &amp;amp; Engineering Research Council of Canada and by the Participating Universities:  

  Training program activities hosted by McGill University     ISS hosted in concert with Universite de Sherbrooke          ISS hosted in concert with Ecole Polytechnique       ISS hosted in concert with INRS